AMD paga até US$ 2,9 bi por chips que rodam um único modelo: a conta do HC1 da Taalas

AMD paga até US$ 2,9 bi por chips que rodam um único modelo: a conta do HC1 da Taalas

A AMD colocou preço no que vinha desde agosto: US$ 2,9 bilhões, parte em dinheiro, parte em ações, pela Taalas, startup de Toronto que grava os pesos de um modelo direto no silício. O número saiu no 10-Q do trimestre encerrado em 26 de setembro, protocolado em 4 de novembro. O detalhe que importa para quem serve modelos é outro: o HC1, chip da Taalas, roda o Llama 3.1 8B a 16.960 tokens por segundo por chip, com contexto de 6.144 tokens. Rápido o suficiente para reabrir a pergunta de onde a inferência deve rodar.

O que a AMD efetivamente assinou

O acordo foi anunciado em 6 de agosto de 2026, sem valor. O filing agora divulgado avalia a transação em cerca de US 1,4 bilhão contingente — quase metade do total, condicionada a metas que a empresa não descreve. A operação ainda não fechou: a expectativa declarada é concluir no quarto trimestre do ano fiscal de 2026, sujeita a aprovação regulatória. A AMD diz que pretende fazer integração em nível de sistema com a linha Instinct, mas não detalhou como um acelerador de pesos fixos convive com GPUs programáveis na mesma oferta.

O que o HC1 faz de diferente

A Taalas não tentou vencer a Nvidia em banda de memória. Eliminou a necessidade dela. Os pesos do modelo são gravados na fabricação como uma ROM (o esquema Via ROM, na descrição de análises independentes), e a SRAM on-chip guarda o que é dinâmico: ativações e KV cache. Não há HBM, não há empacotamento avançado, não há refrigeração líquida. A placa fica na casa de 200 W , e um chassi de 10 placas chega a cerca de 2.500 W com ar forçado.

Os números divulgados pela empresa na apresentação do chip: 16.960 tokens/s em regime de usuário único com o Llama 3.1 8B, o que a Taalas descreve como ~48x uma GPU Nvidia e 8,5x um acelerador wafer-scale da Cerebras. Três restrições vêm no mesmo pacote:

Um modelo por máscara. Trocar de modelo significa nova máscara e novo lote de fabricação, não um download.

Pesos em 3 a 6 bits , fixados no momento da gravação. Adaptação em runtime só via LoRA.

6.144 tokens de contexto , contra 128 mil do Llama 3.1 original. O teto vem do KV cache que precisa caber na SRAM.

Por que isso é rápido: a conta é bytes divididos por banda

No decode autorregressivo de um transformer denso, cada token gerado exige ler todos os pesos ativos uma vez. O limite prático é banda de memória, não FLOPs. Um modelo de 8 B parâmetros em 16 bits ocupa 16 GB; rodando num H200, com cerca de 4,8 TB/s de HBM3e, o teto teórico em batch 1 fica perto de 300 tokens/s — e a realidade medida costuma ficar abaixo disso. É essa fração que explica a alegação de "50x" usada em testes independentes.

Quando os pesos moram no próprio die, o tráfego cai a zero. O gargalo muda de lugar: passa a ser a soma e a latência de acesso à SRAM de ativações e ao KV cache. É a mesma lógica dos aceleradores wafer-scale, com uma diferença de grau — a Cerebras mantém os pesos em SRAM no wafer, o que permite carregar modelos diferentes (em 6 de novembro, uma análise técnica detalhou o Kimi K3, de 3 trilhões de parâmetros, distribuído em 59 wafers com quantização de 4 bits e atenção multi-head latente). A Taalas troca flexibilidade por área de silício: cada modelo é uma máscara.

Os três caminhos, lado a lado

Vale a ressalva óbvia: os três primeiros não são comparáveis entre si. Um 8B denso em batch 1 e um MoE de trilhões com decodificação especulativa medem coisas diferentes. O que os números têm em comum é o método: tirar o peso do caminho da memória.

O que isso significa na prática

O contexto de 6.144 tokens é o dado mais duro da ficha. Boa parte dos workloads de 2026 — agentes que carregam histórico de ferramentas, RAG com vários trechos, revisão de código — não cabe nesse orçamento. O HC1 serve chat de altíssimo volume, classificação, extração e assistentes embutidos com prompt curto. Para o resto, continua precisando de um caminho programável na frente.

A conta por watt fica atraente. A 16.960 tok/s e 200 W, são cerca de 85 tokens/s por watt em batch 1. Nenhuma GPU chega perto nessa condição. Mas tokens por watt em batch 1 não é a métrica que decide fatura: em batch alto, a GPU amortiza melhor o custo de capital porque reaproveita os mesmos pesos para centenas de requisições simultâneas. O ASIC-ROM ganha quando o modelo é estável e a demanda é grande e previsível.

O custo de mudar de modelo é o risco real. O ciclo de lançamentos de modelos abertos hoje é de semanas. Um chip dedicado ao Llama 3.1 8B carrega um risco de obsolescência que nenhuma taxa de tokens por segundo compensa se o modelo for substituído em seis meses. A estrutura contingente de US$ 1,4 bilhão — 48% do valor — sugere que a própria AMD está condicionando o pagamento a algum tipo de ramp.

O que ainda não se sabe

A medição de 16.960 tokens/s é da empresa, em condição de usuário único, e não há relatório de terceiros com metodologia aberta. Um teste público do demo chatjimmy, de 31 de outubro, mediu cerca de 15.600 tokens/s e confirmou o contexto de 6.144 tokens. Faltam: preço por chip, volume de fabricação, custo de máscara por modelo, comportamento em batching concorrente e como a AMD vai empacotar isso comercialmente. As condições que liberam o pagamento contingente não foram divulgadas — registre-se a divergência em vez de assumir um cronograma.

Leitura prática

Não reescreva seu stack. Nada aqui está disponível como produto para o mercado brasileiro; o que existe é um demo público e um filing.

Meça antes de acreditar. Se for avaliar aceleradores de peso fixo, exija tokens/s em batch real, com o contexto que você usa, e TTFT separado do decode.

Trate contexto como requisito de primeira classe. Um teto de 6 mil tokens elimina mais casos de uso do que qualquer ganho de velocidade compensa.

Acompanhe o fechamento da aquisição e o anúncio de integração com Instinct. É ali que se saberá se a AMD vende silício dedicado como produto ou o usa como benchmarking interno.

Próximos passos: acompanhar o fechamento do negócio no quarto trimestre fiscal e qualquer divulgação da AMD sobre como o HC1 entra na oferta Instinct.

Fontes